Corso di Laurea in Ingegneria delle Telecomunicazioni Sistemi di Elaborazione-22 luglio 2003

Esercizio 1. Si progetti il grafo degli stati di una macchina sequenziale che accetti 3 possibili stati d'ingresso, A, B e
C, e tale che l'uscita della macchina valga 1 ogni volta che si è presentata una delle sequenze AB ²ⁿ C
oppure BC ^{2m+1} A, con n>0 e m≥0, 0 altrimenti.
Esercizio 2. Utilizzando <i>una</i> ROM con la struttura vista a lezione (decoder+porte OR), realizzare le seguenti funzioni combinatorie a tre ingressi <i>Z1</i> e <i>Z2</i> :
• $z1 = Zl(a,b,c) = a \cdot \overline{c} + \overline{b} \cdot c$
• $z2 = Z2(a,b,c) = a \cdot b + a \cdot \overline{c}$

Esercizio 4. Un bus e' dotato delle seguenti linee: una linea <i>CLK</i> per trasportare il segnale di clock, un insieme di linee per gli indirizzi (<i>Address</i>), un insieme di linee (<i>Cmd</i>) per indicare il tipo di operazione (lettura/scrittura, memoria/IO), un insieme di linee per il trasporto dei dati (<i>Data</i>), una linea / <i>REQ</i> pilotata dal master, una linea / <i>RDY</i> pilotata dallo slave. Il ciclo di lettura standard ha una durata di 8 periodi di clock (T ₁ -T ₈): a partire dal fronte in salita di T ₁ il master pilota le linee degli indirizzi e le linee <i>Cmd</i> (con un ritardo T _{ad}). A partire dal fronte in discesa di T ₁ (a meta' periodo) il master asserisce la linea / <i>REQ</i> (con un ritardo T _{r1}). Il master memorizza i dati in corrispondenza del fronte in discesa a meta' di T ₈ . Affinche' i dati vengano memorizzati correttamente e' necessario che siano stabili da un tempo T _{ds} . Durante tutta l'operazione lo slave mantiene / <i>RDY</i> ad 1. Nel caso che lo slave sia in grado di rispondere in un tempo piu' breve puo' accorciare il ciclo asserendo la linea / <i>RDY</i> . a) Di quanti cicli di clock puo' essere accorciato il ciclo di lettura standard nel caso che: • La frequenza / di clock sia pari a 40 MHz	Si considerino M,N dati esterni in complemento a 2 e >0.
Un bus e' dotato delle seguenti linee: una linea CLK per trasportare il segnale di clock, un insieme di linee per gli indirizzi ($Address$), un insieme di linee (Cmd) per indicare il tipo di operazione (lettura/scrittura, memoria/IO), un insieme di linee per il trasporto dei dati ($Data$), una linea $/REQ$ pilotata dal master, una linea $/RDY$ pilotata dallo slave. Il ciclo di lettura standard ha una durata di 8 periodi di clock (T_1 - T_8): a partire dal fronte in salita di T_1 il master pilota le linee degli indirizzi e le linee Cmd (con un ritardo T_{ad}). A partire dal fronte in discesa di T_1 (a meta' periodo) il master asserisce la linea $/REQ$ (con un ritardo T_{r1}). Il master memorizza i dati in corrispondenza del fronte in discesa a meta' di T_8 . Affinche' i dati vengano memorizzati correttamente e' necessario che siano stabili da un tempo T_{ds} . Durante tutta l'operazione lo slave mantiene $/RDY$ ad 1. Nel caso che lo slave sia in grado di rispondere in un tempo piu' breve puo' accorciare il ciclo asserendo la linea $/RDY$. a) Di quanti cicli di clock puo' essere accorciato il ciclo di lettura standard nel caso che: • La frequenza f di clock sia pari a 40 MHz	
Un bus e' dotato delle seguenti linee: una linea CLK per trasportare il segnale di clock, un insieme di linee per gli indirizzi ($Address$), un insieme di linee (Cmd) per indicare il tipo di operazione (lettura/scrittura, memoria/IO), un insieme di linee per il trasporto dei dati ($Data$), una linea $/REQ$ pilotata dal master, una linea $/RDY$ pilotata dallo slave. Il ciclo di lettura standard ha una durata di 8 periodi di clock (T_1 - T_8): a partire dal fronte in salita di T_1 il master pilota le linee degli indirizzi e le linee Cmd (con un ritardo T_{ad}). A partire dal fronte in discesa di T_1 (a meta' periodo) il master asserisce la linea $/REQ$ (con un ritardo T_{r1}). Il master memorizza i dati in corrispondenza del fronte in discesa a meta' di T_8 . Affinche' i dati vengano memorizzati correttamente e' necessario che siano stabili da un tempo T_{ds} . Durante tutta l'operazione lo slave mantiene $/RDY$ ad 1. Nel caso che lo slave sia in grado di rispondere in un tempo piu' breve puo' accorciare il ciclo asserendo la linea $/RDY$. a) Di quanti cicli di clock puo' essere accorciato il ciclo di lettura standard nel caso che: • La frequenza f di clock sia pari a 40 MHz	
Un bus e' dotato delle seguenti linee: una linea CLK per trasportare il segnale di clock, un insieme di linee per gli indirizzi ($Address$), un insieme di linee (Cmd) per indicare il tipo di operazione (lettura/scrittura, memoria/IO), un insieme di linee per il trasporto dei dati ($Data$), una linea $/REQ$ pilotata dal master, una linea $/RDY$ pilotata dallo slave. Il ciclo di lettura standard ha una durata di 8 periodi di clock (T_1 - T_8): a partire dal fronte in salita di T_1 il master pilota le linee degli indirizzi e le linee Cmd (con un ritardo T_{ad}). A partire dal fronte in discesa di T_1 (a meta' periodo) il master asserisce la linea $/REQ$ (con un ritardo T_{r1}). Il master memorizza i dati in corrispondenza del fronte in discesa a meta' di T_8 . Affinche' i dati vengano memorizzati correttamente e' necessario che siano stabili da un tempo T_{ds} . Durante tutta l'operazione lo slave mantiene $/RDY$ ad 1. Nel caso che lo slave sia in grado di rispondere in un tempo piu' breve puo' accorciare il ciclo asserendo la linea $/RDY$.	
Un bus e' dotato delle seguenti linee: una linea CLK per trasportare il segnale di clock, un insieme di linee per gli indirizzi ($Address$), un insieme di linee (Cmd) per indicare il tipo di operazione (lettura/scrittura, memoria/IO), un insieme di linee per il trasporto dei dati ($Data$), una linea $/REQ$ pilotata dal master, una linea $/RDY$ pilotata dallo slave. Il ciclo di lettura standard ha una durata di 8 periodi di clock (T_1 - T_8): a partire dal fronte in salita di T_1 il master pilota le linee degli indirizzi e le linee Cmd (con un ritardo T_{ad}). A partire dal fronte in discesa di T_1 (a meta' periodo) il master asserisce la linea $/REQ$ (con un ritardo T_{r1}). Il master memorizza i dati in corrispondenza del fronte in discesa a meta' di T_8 . Affinche' i dati vengano memorizzati correttamente e' necessario che siano stabili da un tempo T_{ds} . Durante tutta l'operazione lo slave mantiene $/RDY$ ad 1. Nel caso che lo slave sia in grado di rispondere in un tempo piu' breve puo' accorciare il ciclo asserendo la linea $/RDY$.	
Un bus e' dotato delle seguenti linee: una linea CLK per trasportare il segnale di clock, un insieme di linee per gli indirizzi ($Address$), un insieme di linee (Cmd) per indicare il tipo di operazione (lettura/scrittura, memoria/IO), un insieme di linee per il trasporto dei dati ($Data$), una linea $/REQ$ pilotata dal master, una linea $/RDY$ pilotata dallo slave. Il ciclo di lettura standard ha una durata di 8 periodi di clock (T_1 - T_8): a partire dal fronte in salita di T_1 il master pilota le linee degli indirizzi e le linee Cmd (con un ritardo T_{ad}). A partire dal fronte in discesa di T_1 (a meta' periodo) il master asserisce la linea $/REQ$ (con un ritardo T_{r1}). Il master memorizza i dati in corrispondenza del fronte in discesa a meta' di T_8 . Affinche' i dati vengano memorizzati correttamente e' necessario che siano stabili da un tempo T_{ds} . Durante tutta l'operazione lo slave mantiene $/RDY$ ad 1. Nel caso che lo slave sia in grado di rispondere in un tempo piu' breve puo' accorciare il ciclo asserendo la linea $/RDY$.	
Un bus e' dotato delle seguenti linee: una linea CLK per trasportare il segnale di clock, un insieme di linee per gli indirizzi ($Address$), un insieme di linee (Cmd) per indicare il tipo di operazione (lettura/scrittura, memoria/IO), un insieme di linee per il trasporto dei dati ($Data$), una linea $/REQ$ pilotata dal master, una linea $/RDY$ pilotata dallo slave. Il ciclo di lettura standard ha una durata di 8 periodi di clock (T_1 - T_8): a partire dal fronte in salita di T_1 il master pilota le linee degli indirizzi e le linee Cmd (con un ritardo T_{ad}). A partire dal fronte in discesa di T_1 (a meta' periodo) il master asserisce la linea $/REQ$ (con un ritardo T_{r1}). Il master memorizza i dati in corrispondenza del fronte in discesa a meta' di T_8 . Affinche' i dati vengano memorizzati correttamente e' necessario che siano stabili da un tempo T_{ds} . Durante tutta l'operazione lo slave mantiene $/RDY$ ad 1. Nel caso che lo slave sia in grado di rispondere in un tempo piu' breve puo' accorciare il ciclo asserendo la linea $/RDY$.	
Un bus e' dotato delle seguenti linee: una linea CLK per trasportare il segnale di clock, un insieme di linee per gli indirizzi ($Address$), un insieme di linee (Cmd) per indicare il tipo di operazione (lettura/scrittura, memoria/IO), un insieme di linee per il trasporto dei dati ($Data$), una linea $/REQ$ pilotata dal master, una linea $/RDY$ pilotata dallo slave. Il ciclo di lettura standard ha una durata di 8 periodi di clock (T_1 - T_8): a partire dal fronte in salita di T_1 il master pilota le linee degli indirizzi e le linee Cmd (con un ritardo T_{ad}). A partire dal fronte in discesa di T_1 (a meta' periodo) il master asserisce la linea $/REQ$ (con un ritardo T_{r1}). Il master memorizza i dati in corrispondenza del fronte in discesa a meta' di T_8 . Affinche' i dati vengano memorizzati correttamente e' necessario che siano stabili da un tempo T_{ds} . Durante tutta l'operazione lo slave mantiene $/RDY$ ad 1. Nel caso che lo slave sia in grado di rispondere in un tempo piu' breve puo' accorciare il ciclo asserendo la linea $/RDY$.	
memorizza i dati in corrispondenza del fronte in discesa a meta' di T ₈ . Affinche' i dati vengano memorizzati correttamente e' necessario che siano stabili da un tempo T _{ds} . Durante tutta l'operazione lo slave mantiene /RDY ad 1. Nel caso che lo slave sia in grado di rispondere in un tempo piu' breve puo' accorciare il ciclo asserendo la linea /RDY. a) Di quanti cicli di clock puo' essere accorciato il ciclo di lettura standard nel caso che: La frequenza f di clock sia pari a 40 MHz	Un bus e' dotato delle seguenti linee: una linea CLK per trasportare il segnale di clock, un insieme di linee per gli indirizzi $(Address)$, un insieme di linee (Cmd) per indicare il tipo di operazione (lettura/scrittura, memoria/IO), un insieme di linee per il trasporto dei dati $(Data)$, una linea REQ pilotata dal master, una linea REQ pilotata dallo slave. Il ciclo di lettura standard ha una durata di 8 periodi di clock $(T_1 - T_8)$: a partire dal fronte in salita di T_1 il master pilota le
• La frequenza f di clock sia pari a 40 MHz	memorizza i dati in corrispondenza del fronte in discesa a meta' di T_8 . Affinche' i dati vengano memorizzati correttamente l' necessario che siano stabili da un tempo T_{ds} . Durante tutta l'operazione lo slave mantiene $/RDY$ ad 1. Nel caso che lo
	La frequenza f di clock sia pari a 40 MHz $T_{ad} \le 6 \text{ ns}$
 T_{ds} >= 9 ns Lo slave e' in grado di rispondere in 90 ns a partire dall'istante in cui vengono forniti gli indirizzi. (fornire formula e risultato numerico) 	$1_{ds} \ge 9 \text{ ns}$
	Lo slave e' in grado di rispondere in 90 ns a partire dall'istante in cui vengono forniti gli indirizzi.

b) Scrivere qual'e' il tempo di risposta massimo per uno slave che che funziona con questo bus. (fornire formula e risultato numerico)						
Eserciz Si speci		ente framn	nento di programma sull	e locazioni di memoria interessate.		
ciclo:	MOVL EAX,\$100 PUSHL (EAX) ADDL EAX, \$4 CMPL EAX, \$500 JNE ciclo CALL sub	sub: estrai:	MOVL EAX, \$100 POP (EAX) ADDL EAX, \$4 CMPL EAX, \$500 JNE estrai RET			
fine:			KE I			